Quantum arithmetic element and integrated circuit
專利匯可以提供Quantum arithmetic element and integrated circuit專利檢索，專利查詢，專利分析的服務。并且PROBLEM TO BE SOLVED: To provide a quantum arithmetic element of a structure, where electrons can be restrained in the vicinities of donor atomic nucleus, without having to put the electrons in a cryogenic state, and manufacturing of the element is made easy. SOLUTION: Silicon single-crystal fine grains 24 to 27 are arranged on a silicon substrate 21 at almost equal intervals via a silicon oxide film 22, and phosphorus atoms 32 to 35 are respectively contained in each of the fine grains 24 to 27 as a donor atom. In this way, by making small the radius of each of the fine grains 24 to 27 into a radius of 5 nm or thereabouts, the electrons ca be restrained in the vicinities of donor atomic nucleus, without putting the electrons in a cryogenic state. Moreover, as the position of each cell, which is constituted of each of the fine grains 24 to 27 is decided in a mechanical form, each of metallic electrodes 28 to 31 can be easily formed on each of the donor atoms 32 to 35 using a conventional photolithography technique and a self-matching technique. In turn, a quantum arithemetic element itself can be easily manufactured.，下面是Quantum arithmetic element and integrated circuit專利的具體信息內(nèi)容。
【発明の詳細な説明】
【０００１】
【発明の屬する技術(shù)分野】この発明は、電子スピンと原子核スピンとの相互作用を利用して演算を?qū)g行する量子演算素子、および、この量子演算素子が搭載された集積回路に関する。
【０００２】
【従來の技術(shù)】近年、微細加工技術(shù)の進展に伴って、２
５０nm?１８０nmの最小加工線幅を有する半導體集積回路の量産が可能になってきている。 微細加工技術(shù)は今後も３年から４年毎に世代を更新し、３０nm程度の最小加工線幅を有する半導體集積回路の開発計畫がなされている。 尚、実験レベルでは、１０nm程度の最小加工線幅が可能になっている。
【０００３】一方において、固體物理學の分野においては、固體中の不純物原子の原子核とその原子核に補足されている電子との間で、所謂電子‐核二重共鳴現(xiàn)象が生ずることが知られている。
【０００４】従來、上記電子‐核二重共鳴現(xiàn)象を利用した固體素子として、図８に素子構(gòu)造を示すようなものが知られている（BEKane,「A silicon-based nuclear s
pinquantum computer」Nature，vol.393，pp.133-137，
14May 1998.)。
【０００５】図８において、１はＡゲート、２はＪゲートと呼ばれるゲートである。 また、３,５は絶縁物層であり、４はシリコン単結(jié)晶層である。 また、６は支持基板である。 シリコン単結(jié)晶層４のシリコン原子は、原子核スピン量子數(shù)が０の同位體 28 Ｓi, 30 Ｓiだけからなっており、原子核スピン量子數(shù)が１/２の同位體29 Ｓiは除去されている。
【０００６】また、上記シリコン単結(jié)晶層４の中にはドナー原子核７が導入されている。 リン原子の自然同位體は31 Ｐが１００％であり、原子核スピン量子數(shù)は１/２
である。 したがって、シリコン単結(jié)晶層４の中に導入されているドナー原子核７としてリン原子の原子核を用いることによって、その原子核スピンを測定することが可能となる。 本固體素子を十分な低溫下に置くと、自由電子はドナー原子核７の周囲に束縛されるようになる。 ８
は、ドナー原子核７に束縛された電子の波動関數(shù)の確率密度(所謂電子雲(yún)であり、以下においては電子雲(yún)と記述する)を示している。
【０００７】上記リン原子は、シリコン中ではドナーとなる。 ドナー原子には５個の電子があり、このうちの４
個は結(jié)晶の共有結(jié)合に含まれて反磁性となっているが、
５番目の電子はスピンＳ＝１/２の常磁性中心となって捕らえられている。 上記ドナー電子の波動関數(shù)は中心のドナー原子を占めるだけではなく、數(shù)百個のシリコン原子の上にまで広がっている。 シリコンの原子核スピンは超微細構(gòu)造をさらに付加する。 この現(xiàn)象は、電子スピンと核磁気の二重共鳴(ＥＮＤＯＲ)として観測できる。
【０００８】靜磁場Ｂ 0のもとでは、イオンのエネルギー準位は主に電子準位のゼーマンエネルギー分裂によって決定される。 つまり、電子のスピン量子數(shù)ｍ s ＝±１/
２でエネルギーの高い準位と低い準位とが決まる。 超微細相互作用は、エネルギー準位を更に細かく分裂させる。 つまり、原子核のスピン量子數(shù)ｍ l ＝±１/２でエネルギーの高い準位と低い準位とに分れる。 電子の遷移には２種類あり、それらは原子核のスピン量子數(shù)がｍ l ＝
?１/２の場合とｍ l ＝＋１/２の場合に相當する。 夫々の遷移の振動數(shù)をω 1 ,ω 2とすると、ω 1 ＝γＢ 0 ?ａ/２
(ｈ/２π),ω 2 ＝γＢ 0 ＋ａ/２(ｈ/２π)である。 尚、ω
1はｍ l ＝?１/２のときのｍ s ＝±１/２間での遷移であり、ω 2はｍ l ＝＋１/２のときのｍ s ＝±１/２間での遷移である。 ここで、ａは超微細構(gòu)造定數(shù)であり、γは定數(shù)で磁気回転比であり、ｈはプランク定數(shù)である。
【０００９】このような狀態(tài)においては、上記ドナー原子核７の原子核スピン角運動量と電子の電子スピン角運動量との和が角運動量保存則に従って保存される。 電子スピンと原子核スピンとは、所謂超微細相互作用によって互いに相関関係を持っている(例えば、キッテル著「固體物理學入門(下)」,丸善)。
【００１０】スピンは、よく知られているように２狀態(tài)に量子化された物理量であり、＋１/２と?１/２との量子數(shù)を持つことができる。 その結(jié)果、図８に示す固體素子を一定の靜磁場中に置くと、スピンの違いが共鳴周波數(shù)の違いとして現(xiàn)れる。 したがって、リン原子核のスピン量子數(shù)「＋１/２」と「?１/２」とに情報「０」および情報「１」の何れかを割り當てた際に、上記共鳴周波數(shù)を測定することによって、上記固體素子に記憶された情報の內(nèi)容を知ることができるのである。
【００１１】図９(a)は、図８に示す固體素子におけるＡゲート１の電位を上昇させた場合の狀態(tài)を示している。 電子雲(yún)９a,９bは、Ａゲート１側(cè)に引き寄せられる。 このとき、さらに一方のＪゲート２aの電位を上昇させると、図９(b)に示すように、二つの電子雲(yún)１０a,
１０bの端部はＪゲート２a下において互いに重なり合うことになる。 尚、今一つのＪゲート２bの電位は上昇させていない。 この場合、電子雲(yún)１０aと電子雲(yún)１０bとは重なり合って一つの電子雲(yún)１１を構(gòu)成しているため、元々電子雲(yún)９aと電子雲(yún)９bとに個別に拘束されていた電子は、新たにできた一つの電子雲(yún)１１中の何処かに存在していることになる。
【００１２】このように、図８に示す固體素子においては、Ｊゲート２の電位を操作することによって、あるドナー原子核７bのスピン狀態(tài)を次々に隣り合ったドナー原子核７aへと伝達することができる。 したがって、適切な操作手順を與えることによって、所望の演算操作を行うことが可能になるのである。
【００１３】
【発明が解決しようとする課題】しかしながら、上記従來の固體素子においては以下のような問題がある。 すなわち、第１に、上記固體素子では、ドナー原子核７直上に位置するＡゲート１と隣接するドナー原子核７,７の中間上に位置するＪゲート２との電位を制御することによって、所望の演算操作を行うようにしている。 したがって、Ａゲート１を形成する場合には、シリコン単結(jié)晶層４をエピタキシャル成長させる途中で所謂デルタドープ法を用いて導入されたドナー原子の上部に形成する必要がある。 そこで、導入したドナー原子の位置を検出するのであるが、ドナー原子の位置は表面からの観察では検出できないために、Ａゲート１の形成が困難であるという問題がある。 延いては、本固體素子の形成が困難であるという問題がある。
【００１４】第２に、上記固體素子においては、電子がドナー原子核７の近傍に束縛されるためには、絶対０度近くの極低溫にする必要があり、実用上問題がある。
【００１５】そこで、この発明の目的は、極低溫にすることなく電子をドナー原子核近傍に束縛できる製作が容易な量子演算素子、および、この量子演算素子を搭載した集積回路を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため、第１の発明の量子演算素子は、基板上に形成された第１絶縁膜と、上記第１絶縁膜上に配置されたシリコン単結(jié)晶微粒子と、上記第１絶縁膜上に,上記シリコン単結(jié)晶微粒子を挾んで形成された第２絶縁膜と、上記第２
絶縁膜上における少なくとも上記シリコン単結(jié)晶微粒子の位置に形成された金屬電極を備えて、上記シリコン単結(jié)晶微粒子の中に不純物としてリン原子を含んでいることを特徴としている。
【００１７】上記構(gòu)成によれば、シリコン単結(jié)晶微粒子には、情報「０」,「１」の何れかがリン原子核のスピン量子數(shù)として保持される。 そして、上記スピン量子數(shù)を測定することによって上記保持情報が読み出される。 その際に、金屬電極に電位を與えてリン原子の電子雲(yún)を金屬電極側(cè)に引き寄せておくと、共鳴周波數(shù)が変化する。 そうすることによって、上記スピン量子數(shù)は選択的に測定できる。
【００１８】その際に、ドナー原子としてのリン原子は、シリコン単結(jié)晶微粒子中に含まれており、ドナー電子はこのシリコン単結(jié)晶微粒子が形成するポテンシャル井戸によって束縛されている。 そのため、極低溫狀態(tài)にすることなく電子がドナー原子核の近傍に束縛され、実用上問題なく使用される。
【００１９】さらに、上記シリコン単結(jié)晶微粒子が量子演算素子のセルを構(gòu)成しており、上記セルの位置は機械的形狀によって決まる。 したがって、上記セルが複數(shù)在っても、従來のフォトリソグラフィ技術(shù)や自己整合技術(shù)を用いて、金屬電極が各ドナー原子上に容易に且つ正確に形成される。
【００２０】また、第２の発明の量子演算素子は、基板上に形成された第１の絶縁膜と、上記第１絶縁膜上に配列された複數(shù)のシリコン単結(jié)晶微粒子が互いに接続されてなるシリコン単結(jié)晶微粒子列と、上記第１絶縁膜上に,上記シリコン単結(jié)晶微粒子列を挾んで形成された第２絶縁膜と、上記第２絶縁膜上における少なくとも上記シリコン単結(jié)晶微粒子列の位置に形成された金屬膜を備えて、上記各シリコン単結(jié)晶微粒子の中に不純物としてリン原子を含んでいることを特徴としている。
【００２１】上記構(gòu)成によれば、複數(shù)のシリコン単結(jié)晶微粒子は、互いに接続されて一つのシリコン単結(jié)晶微粒子列を構(gòu)成している。 したがって、金屬膜に電位を與えた場合には、リンの電子雲(yún)は上記金屬膜側(cè)に引き寄せられて上記シリコン単結(jié)晶微粒子列を構(gòu)成する各シリコン単結(jié)晶微粒子の夫々に分離される。 一方、上記金屬膜に電位を與えない場合には、リンの電子雲(yún)は上記シリコン単結(jié)晶微粒子列內(nèi)全體に広がる。 したがって、上記金屬膜の電位を制御することによって、複數(shù)のリン原子間での電子を媒體とした原子核スピンの交換が可能になる。
【００２２】さらに、上記第１の発明の場合と同様に、
極低溫狀態(tài)にすることなく電子がドナー原子核の近傍に束縛され、実用上問題なく使用できる。 また、上記シリコン単結(jié)晶微粒子の夫々で成る各セルの位置は機械的形狀によって決まるため、従來のフォトリソグラフィ技術(shù)や自己整合技術(shù)を用いて、金屬膜が各ドナー原子上に容易に形成される。
【００２３】また、上記第１あるいは第２の発明の量子演算素子は、上記シリコン単結(jié)晶微粒子を、同位體28 Ｓ
iと同位體30 Ｓiのシリコン原子で構(gòu)成することが望ましい。
【００２４】上記構(gòu)成によれば、上記シリコン単結(jié)晶微粒子のシリコン原子は、原子核スピン量子數(shù)が０の同位體28 Ｓi, 30 Ｓiだけからなっており、原子核スピン量子數(shù)が１/２の同位體29 Ｓiは含まれていない。 したがって、自然同位體は31 Ｐが１００％であって原子核スピン量子數(shù)は１/２であるリン原子の原子核スピンの違いが容易に検知される。
【００２５】また、上記第１あるいは第２の発明の量子演算素子は、上記各シリコン単結(jié)晶微粒子の直徑を１０
nm以下にすることが望ましい。
【００２６】上記構(gòu)成によれば、上記各シリコン単結(jié)晶微粒子の直徑は１０nm以下であるから、不純物であるリン原子を適切な低濃度で混入すれば、上記ドナー原子としての上記リン原子は、上記各シリコン単結(jié)晶微粒子の中に略１個だけ含まれていると見なすことができる。 したがって、１個の原子核スピンを獨立して操作することができ、量子力學的重ね合わせ狀態(tài)を利用することができる(１個のシリコン単結(jié)晶微粒子の中に複數(shù)個のドナー原子核が存在すると、平均値としての操作しかできない)。
【００２７】また、上記第２の発明の量子演算素子は、
上記金屬膜を、上記シリコン単結(jié)晶微粒子列を構(gòu)成する各シリコン単結(jié)晶微粒子の夫々に対応して複數(shù)形成することが望ましい。
【００２８】上記構(gòu)成によれば、上記シリコン単結(jié)晶微粒子列を構(gòu)成する各シリコン単結(jié)晶微粒子の夫々に対応して複數(shù)形成された金屬膜の電位を操作することによって、あるリン原子核のスピン狀態(tài)が次々に隣り合ったリン原子核へと伝達される。 したがって、適切な操作手順を與えることによって、所望の演算操作が行われる。
【００２９】また、第３の発明の集積回路は、上記第１
あるいは第２の発明の量子演算素子が搭載された集積回路チップを、磁性體チップで挾んで成ることを特徴としている。
【００３０】上記構(gòu)成によれば、特別な磁場印加手段を設(shè)けることなく、磁性體チップによって、集積回路チップ上の量子演算素子全體に靜磁場が與え続けられる。 したがって、本集積回路単體で、コンタクト超微細相互作用を利用して原子核スピンの操作を行うことが可能になる。
【００３１】また、第４の発明の集積回路裝置は、上記第１あるいは第２の発明の量子演算素子が形成された集積回路チップが搭載された回路基盤を、磁性體で挾んで成ることを特徴としている。
【００３２】上記構(gòu)成によれば、特別な磁場印加手段を設(shè)けることなく、磁性體によって、集積回路チップ上の量子演算素子全體に靜磁場が與え続けられる。 したがって、本集積回路裝置単體で、コンタクト超微細相互作用を利用して原子核スピンの操作を行うことが可能になる。
【００３３】
【発明の実施の形態(tài)】以下、この発明を図示の実施の形態(tài)により詳細に説明する。
【００３４】＜第１実施の形態(tài)＞図１は、本実施の形態(tài)の量子演算素子における斷面模式図である。 シリコン基板２１の表面に形成された第１酸化シリコン膜２２上に、シリコン単結(jié)晶微粒子２４?２７が略等間隔に配列されている。 さらに、第１酸化シリコン膜２２上には、
シリコン単結(jié)晶微粒子２４?２７を挾んで第２酸化シリコン膜２３が形成され、この第２酸化シリコン膜２３上には、各シリコン単結(jié)晶微粒子２４?２７の位置に対応して金屬電極２８?３１が形成されている。
【００３５】上記シリコン単結(jié)晶微粒子２４?２７の中にはドナー原子としてリン原子３２?３５が含まれており、夫々のリン原子３２?３５の電子雲(yún)は、各シリコン単結(jié)晶微粒子２４?２７內(nèi)全體に広がっている。 したがって、リン原子３２?３５から離脫した電子は自由電子ではあるが、各シリコン単結(jié)晶微粒子２４?２７中に空間的に閉じ込められており、束縛電子と同様にリン原子３２?３５の近傍にしか存在できない。
【００３６】上記シリコン単結(jié)晶微粒子２４?２７の形成方法としては、例えば特開平１１‐９７６６７號公報に開示されているような方法で形成できる。 また、金屬電極２８?３１の形成方法としては、通常の集積回路と同様にフォトリソグラフィで形成できる。 あるいは、文獻「Inoue,et.al.,Appl.Phys.Lett.,Vol.73,No.14,pp.19
76-1978,1998」に開示されている有機分子膜の形成方法を利用して、シリコン単結(jié)晶微粒子２４?２７上に自己整合的に有機分子膜を形成して金屬電極２８?３１の形狀に成してもよい。 特に後者の方法は、シリコン単結(jié)晶微粒子２４?２７の間隔を狹くした場合に有効である。
【００３７】このように、本実施の形態(tài)によれば、上記シリコン単結(jié)晶微粒子２４?２７の夫々が量子演算素子の基本構(gòu)造(セル)を構(gòu)成している。 したがって、機械的形狀によってセルの位置が決まり、図８に示す従來の固體素子の形成時のように、金屬電極２８?３１を形成する際にリン原子３２?３５の位置を検出する必要がなく、量子演算素子の作成が非常に容易になる。
【００３８】本実施の形態(tài)における量子演算素子は、図８に示す従來の固體素子と同様に、ドナー原子核と電子とのコンタクト超微細構(gòu)造相互作用(コンタクト?ハイパーファイン?インタラクション)を利用する。 そのためには、シリコン単結(jié)晶微粒子２４?２７を構(gòu)成するシリコンは、同位體28 Ｓiと30 Ｓiとだけから構(gòu)成されていなければならない。
【００３９】先ず、図１中における１つのシリコン単結(jié)晶微粒子２４に関して上記コンタクト超微細構(gòu)造相互作用の説明を行う。 ドナー原子(リン原子)３２の原子核の位置を原點とする極座標を考えると、電子の波動関數(shù)は関數(shù)ψ(r)と表すことができる。 ここで、ｒは原點からの距離である。 ドナー原子核と電子との間におけるコンタクト超微細構(gòu)造相互作用エネルギーの強さは、ｒ＝０
における電子の存在確率|ψ(0)| 2に比例する。 したがって、上記コンタクト超微細構(gòu)造相互作用エネルギーを大きくするためには、電子の存在確率|ψ(0)| 2を大きくしなければならない。
【００４０】バルクのシリコン単結(jié)晶中においては、室溫での電子は自由電子であり、存在確率|ψ(0)| 2は事実上０である。 この場合、図８に示す従來の固體素子のごとく素子全體を極めて低い溫度に保持すれば、電子をドナー原子核に束縛することができ、十分に大きな存在確率|ψ(0)| 2を得ることができる。 典型的には、絶対溫度でＴ＝１００mＫ程度に保持する。 この溫度においては、電子は最低エネルギー準位(ｓ狀態(tài))に束縛されている。 ところで、この束縛力は弱く、第１勵起準位への勵起エネルギーは約１５ｍeＶであり、溫度に換算すると１７４Ｋ程度である。
【００４１】本実施の形態(tài)においては、その構(gòu)造上、電子はシリコン単結(jié)晶微粒子２４の內(nèi)部に閉じ込められている。 そのことによって、素子全體を極低溫に保持しなくとも、電子はシリコン単結(jié)晶微粒子２４が形成するポテンシャル井戸によって束縛されている。 半徑ａの微粒子中に束縛された電子の波動関數(shù)は、半徑ａが十分小さいために量子サイズ効果が生ずる場合には、基底狀態(tài)
(ｓ狀態(tài))の波動関數(shù)は ψ(r)＝Ｎj 0 (r/a) …（１） で表される。 ここで、j 0は、０次の球ベッセル関數(shù) j 0 (x)＝sin(x)(１/ｘ) …（２） であり、ｘ＝０に極大を有する。 結(jié)局、ｒ＝０における電子の存在確率は|ψ(0)| 2 ∝ａ -3となるので、本実施の形態(tài)においては、微粒子の半徑ａを十分小さくすることによって存在確率|ψ(0)| 2を大きくできるのである。
【００４２】また、上記ｓ狀態(tài)における第１勵起準位と基底準位とのエネルギー差ΔＥは、典型的な素子寸法として半徑５nmの場合にΔＥ＝１３０ｍeＶ程度であり、
絶対溫度に換算すると１５０８Ｋとなる。 すなわち、微粒子半徑ａを十分小さくすることによって電子の束縛力を強くできるのである。 但し、質(zhì)量は、電子の靜止質(zhì)量をｍ eo ,橫質(zhì)量をｍ t ,有効質(zhì)量をｍ effとして、ｍ＝(ｍ
eff?ｍ t 2 ) 1/3 ＝０.３２１６ｍ eoを用い、ｒ＝ａでのポテンシャル障壁の深さとしてＶ 0 ＝３.１５eＶを用いてシュレーディンガーの方程式の動徑方程式から解析的に求めた。
【００４３】本実施の形態(tài)における量子演算素子は、このようなコンタクト超微細構(gòu)造相互作用を呈するシリコン単結(jié)晶微粒子２４?２７でなるセルを併設(shè)して構(gòu)成されている。 したがって、個々のセルにおいて安定的にコンタクト超微細構(gòu)造相互作用を生じさせることができるのである。
【００４４】ここで、本実施の形態(tài)における量子演算素子は、夫々のシリコン単結(jié)晶微粒子２４?２７に「０,
１」の情報をリン原子核のスピン量子數(shù)として保持するメモリとして機能する。 そして、例えばシリコン単結(jié)晶微粒子２４に保持されている情報を読み出す場合には、
金屬電極２９?３１に電位を與えて、図９に例示するように、シリコン単結(jié)晶微粒子２５?２７中の電子雲(yún)を金屬電極２９?３１側(cè)に引き寄せておく。 そして、その狀態(tài)で上記共鳴周波數(shù)を測定することによって、シリコン単結(jié)晶微粒子２４単獨で保持情報を読み出すことができるのである。
【００４５】上述のように、本実施の形態(tài)における量子演算素子においては、シリコン基板２１上に酸化シリコン膜２２を介してシリコン単結(jié)晶微粒子２４?２７を略等間隔に配列している。 そして、シリコン単結(jié)晶微粒子２４?２７の中にはドナー原子としてリン原子３２?３
５が含まれており、夫々のリン原子３２?３５の電子雲(yún)は各シリコン単結(jié)晶微粒子２４?２７內(nèi)全體に広がっている。 したがって、各シリコン単結(jié)晶微粒子２４?２７
半徑を５nm程度に小さくすることによって、コンタクト超微細構(gòu)造相互作用によって、上記ｓ狀態(tài)における第１
勵起準位と基底準位とのエネルギー差ΔＥをΔＥ＝１３
０ｍeＶ程度にでき、バルクのシリコン単結(jié)晶中における場合よりも電子を安定的に基底準位狀態(tài)に留めておくことができるのである。
【００４６】すなわち、本実施の形態(tài)によれば、極低溫狀態(tài)にすることなく電子をドナー原子核の近傍に束縛することができ、実用上問題なく使用できるのである。
【００４７】また、本実施の形態(tài)における量子演算素子は、上記シリコン単結(jié)晶微粒子２４?２７の夫々が量子演算素子のセルを構(gòu)成している。 そして、各セルの位置は機械的形狀によって決まる。 したがって、従來のフォトリソグラフィ技術(shù)や自己整合技術(shù)を用いて、金屬電極２８?３１の夫々を各ドナー原子３２?３５上に容易に形成することができるのである。
【００４８】＜第２実施の形態(tài)＞図２は、本実施の形態(tài)の量子演算素子における斷面模式図である。 シリコン基板４１の表面に形成された第１酸化シリコン膜４２上に、シリコン単結(jié)晶微粒子列４４が形成されている。 このシリコン単結(jié)晶微粒子列４４は、第１実施の形態(tài)と同様にして複數(shù)個のシリコン単結(jié)晶微粒子を略等間隔に配列して成長させる際に、個々のシリコン単結(jié)晶微粒子が互いに接觸する程度まで成長させることによって形成する。 また、第１酸化シリコン膜４２上には、シリコン単結(jié)晶微粒子列４４を挾んで第２酸化シリコン膜４３が形成され、この第２酸化シリコン膜４３上には、シリコン単結(jié)晶微粒子列４４の位置に対応して金屬電極膜４５が形成されている。
【００４９】そして、上記シリコン単結(jié)晶微粒子列４４
を構(gòu)成する個々のシリコン単結(jié)晶微粒子の中には、ドナー原子としてリン原子４６?５０が含まれている。 本量子演算素子の場合は、シリコン単結(jié)晶微粒子の半徑を５
nm程度に小さくすることによって、金屬電極膜４５に電位を與えない狀態(tài)では、図２(b)に示すように、夫々のリン原子４６?５０の電子雲(yún)は、シリコン単結(jié)晶微粒子列４４內(nèi)全體に広がっている。
【００５０】図３は、図２における上記シリコン単結(jié)晶微粒子列４４の部分だけを示している。 図３(a)は、金屬電極膜４５に電位を與えた場合の電子雲(yún)の狀態(tài)を示している。 また、図３(b)は、金屬電極膜４５に電位を與えない場合(図２(b)に相當)の電子雲(yún)の狀態(tài)を示している。
【００５１】図３(a)に示すように、上記金屬電極膜４
５に電位を與えた場合には、電子雲(yún)５１は金屬電極膜４
５側(cè)に引かれて、シリコン単結(jié)晶微粒子列４４を構(gòu)成する各シリコン単結(jié)晶微粒子の境界部分の凸部４４aで電子雲(yún)５１が分離される。 その場合、金屬電極膜４５は、
シリコン単結(jié)晶微粒子列４４を構(gòu)成する全シリコン単結(jié)晶微粒子上に均等に形成されている。 したがって、電子雲(yún)５１は全シリコン単結(jié)晶微粒子の個所に均等に分配されることになる。 これに対して、図３(b)に示すように、上記金屬電極膜４５に電位を與えない場合には、電子雲(yún)５２は、シリコン単結(jié)晶微粒子列４４內(nèi)全體に広がっている。
【００５２】そこで、上記金屬電極膜４５を、第１実施の形態(tài)のごとく、上記シリコン単結(jié)晶微粒子列４４を構(gòu)成する各シリコン単結(jié)晶微粒子に対応して複數(shù)形成すれば、夫々の金屬電極の電位を獨立して操作することによって、シリコン単結(jié)晶微粒子列４４を構(gòu)成して隣り合っているシリコン単結(jié)晶微粒子中の原子核スピン間での交換相互作用の大きさを調(diào)整することができる。 すなわち、例えば、ドナー原子(リン原子)４６の原子核のスピン狀態(tài)を隣り合ったドナー原子４７の原子核へと伝達することができる。 したがって、適切な電位の操作手順を與えることによって、所望の演算操作を行うことができるのである。
【００５３】尚、その場合に、制御電極としては図８に示す従來のＡゲート１に相當する夫々の金屬電極のみで事足りる。 したがって、従來のＪゲート２に相當する制御電極は不要になる。
【００５４】ところで、図２に示す量子演算素子においては、上記金屬電極膜４５を、シリコン単結(jié)晶微粒子列４４を構(gòu)成する全シリコン単結(jié)晶微粒子上に均等に形成している。 しかしながら、この発明においては、金屬電極膜とシリコン単結(jié)晶微粒子列との位置関係は図２に示すような位置関係にある必要はなく、図４のような位置関係にあっても特に支障はない。 その場合には、シリコン単結(jié)晶微粒子の成長時に、各シリコン単結(jié)晶微粒子同士が十分に接觸するような成長條件を使用することができる。 尚、６１はシリコン基板、６２,６３は酸化シリコン膜、６４はシリコン単結(jié)晶微粒子列、６５は金屬電極膜、６６はドナー原子(リン原子)である。
【００５５】また、図５に示すように、金屬電極膜７１
をシリコン単結(jié)晶微粒子列７２を部分的に覆うように形成してもよい。 その場合には、シリコン単結(jié)晶微粒子の成長時に、シリコン単結(jié)晶微粒子の成長核の數(shù)が多い成長條件を使用することができる。 また、図６に示すように、１つの金屬電極膜７５を複數(shù)のシリコン単結(jié)晶微粒子列７６,７７の全體を覆うように形成してもよい。 その場合には、シリコン単結(jié)晶微粒子の成長時に、シリコン単結(jié)晶微粒子の成長核の數(shù)が少ない成長條件を使用することができる。
【００５６】尚、上記第１実施の形態(tài)および第２実施の形態(tài)において、各シリコン単結(jié)晶微粒子の直徑を１０nm
以下に形成した場合には、不純物原子であるリン原子を適切な低濃度で混入すれば、上記ドナー原子としてのリン原子は、夫々のシリコン単結(jié)晶微粒子の中に略１個だけ含まれていると見なすことができる。 したがって、その場合には１個の原子核スピンを獨立して操作することができ、量子力學的重ね合わせ狀態(tài)を利用することができる。
【００５７】これに対して、各シリコン単結(jié)晶微粒子の直徑を１０nmよりも大きく形成した場合には、夫々のシリコン単結(jié)晶微粒子中に略１個だけのリン原子が存在する程度にするには、不純物原子であるリン原子を極めて低い濃度で混入しなければならず、濃度制御が困難となる。 したがって、１個のシリコン単結(jié)晶微粒子の中に複數(shù)個のドナー原子核が存在することになり、平均値としての操作を行うことになる。
【００５８】＜第３実施の形態(tài)＞図７は、本実施の形態(tài)における俯瞰図である。 第１,第２実施の形態(tài)における量子演算素子は、コンタクト超微細相互作用を利用して原子核スビンの操作を行う場合には、素子全體に靜磁場を與え続ける必要がある。
【００５９】そこで、本実施の形態(tài)においては、第１,
第２実施の形態(tài)のごとく通常の集積回路技術(shù)を用いて量子演算素子が形成された集積回路チップ８１を、磁性體チップ８２,８３で挾んで接著するのである。 こうすることによって、集積回路チップ８１の中に作り込まれた量子演算素子に、安定的に靜磁場を與えることができるのである。
【００６０】また、上記第１,第２実施の形態(tài)における量子演算素子が形成された集積回路チップのみが回路基盤に載置されている場合には、當該回路基盤全體を磁性體で挾んで接著してもよい。
【００６１】
【発明の効果】以上より明らかなように、第１の発明の量子演算素子は、基板上に形成された第１絶縁膜上にシリコン単結(jié)晶微粒子を配置し、さらに上記シリコン単結(jié)晶微粒子を挾んで第２絶縁膜を形成し、この第２絶縁膜上における少なくとも上記シリコン単結(jié)晶微粒子の位置に金屬電極を形成し、上記シリコン単結(jié)晶微粒子の中に不純物としてリン原子を含んでいるので、ドナー原子としてのリン電子は上記シリコン単結(jié)晶微粒子が形成するポテンシャル井戸によって束縛されている。 したがって、極低溫狀態(tài)にすることなく電子をドナー原子核の近傍に束縛することができ、実用上問題なく使用できる。
【００６２】さらに、上記シリコン単結(jié)晶微粒子が本量子演算素子のセルを構(gòu)成しており、上記セルの位置は機械的形狀によって決まる。 したがって、従來のフォトリソグラフィ技術(shù)や自己整合技術(shù)を用いて、上記金屬電極を各ドナー原子上に容易に且つ正確に形成することができる。 延いては、本量子演算素子を容易に形成できるのである。
【００６３】さらに、上記金屬電極に電位を與えれば、
上記シリコン単結(jié)晶微粒子中のリン原子の電子雲(yún)を上記金屬電極側(cè)に引き寄せておくことができる。 したがって、上記金屬電極に電位を與えることによって、上記リン原子核の共鳴周波數(shù)を変調(diào)でき、所望の位置にあるセルに対して論理操作や読み出し,書き込み操作を選択的に実行できるのである。
【００６４】また、第２の発明の量子演算素子は、基板上に形成された第１絶縁膜上に、複數(shù)のシリコン単結(jié)晶微粒子が互いに接続されてなるシリコン単結(jié)晶微粒子列を配置し、さらに上記シリコン単結(jié)晶微粒子列を挾んで第２絶縁膜を形成し、この第２絶縁膜上における少なくとも上記シリコン単結(jié)晶微粒子列の位置に金屬膜を形成し、上記各シリコン単結(jié)晶微粒子の中に不純物としてリン原子を含んでいるので、請求項１の場合と同様に、極低溫狀態(tài)にすることなく電子をドナー原子核の近傍に束縛でき、実用上問題なく使用できる。 また、上記シリコン単結(jié)晶微粒子で成る各セルの位置は機械的形狀によって決まるので、従來のフォトリソグラフィ技術(shù)や自己整合技術(shù)を用いて、上記金屬膜を各ドナー原子上に容易に形成することができる。 延いては、本量子演算素子を容易に形成できるのである。
【００６５】さらに、上記金屬膜に電位を與えた場合には、リンの電子雲(yún)は上記金屬膜側(cè)に引き寄せられて上記シリコン単結(jié)晶微粒子列を構(gòu)成する各シリコン単結(jié)晶微粒子の夫々に分離される一方、上記金屬膜に電位を與えない場合には、リンの電子雲(yún)は上記シリコン単結(jié)晶微粒子列全體に広がるので、上記金屬膜の電位を制御することによって、複數(shù)のリン原子間での電子を媒體とした原子核スピンの交換を可能にできる。
【００６６】また、上記第１あるいは第２の発明の量子演算素子は、上記シリコン単結(jié)晶微粒子を、同位體28 Ｓ
iと同位體30 Ｓiとのシリコン原子で構(gòu)成すれば、上記シリコン単結(jié)晶微粒子には、原子核スピン量子數(shù)が１/２
の同位體29 Ｓiは含まれていない。 したがって、自然同位體は31 Ｐが１００％であって原子核スピン量子數(shù)は１
/２であるリン原子の原子核スピンの違いを、容易に検知することができる。
【００６７】また、上記第１あるいは第２の発明の量子演算素子は、上記各シリコン単結(jié)晶微粒子の直徑を１０
nm以下にした場合には、不純物原子であるリン原子を適切な低濃度で混入すれば、上記ドナー原子は上記各シリコン単結(jié)晶微粒子の中に略１個だけ含まれていると見なすことができる。 したがって、１個の原子核スピンを獨立して操作することができ、量子力學的重ね合わせ狀態(tài)を利用することができるのである。
【００６８】また、上記第２の発明の量子演算素子は、
上記金屬膜を、上記シリコン単結(jié)晶微粒子列を構(gòu)成する各シリコン単結(jié)晶微粒子の夫々に対応して複數(shù)形成すれば、上記複數(shù)の金屬膜の電位を操作することによって、
あるリン原子核のスピン狀態(tài)を次々に隣り合ったリン原子核へ伝達することができる。 したがって、適切な操作手順を與えることによって、所望の演算操作を行うことができる。
【００６９】また、第３の発明の集積回路は、上記第１
あるいは第２の発明の量子演算素子が搭載された集積回路チップを、磁性體チップで挾んでいるので、特別な磁場印加手段を設(shè)けることなく、また電力を要さずに、上記磁性體チップによって、上記集積回路チップ上の量子演算素子全體に靜磁場を安定して與え続けることができる。 すなわち、この発明によれば、本集積回路単體で、
コンタクト超微細相互作用を利用して原子核スピンの操作を行うことが可能である。
【００７０】また、第４の発明の集積回路裝置は、上記第１あるいは第２の発明の量子演算素子が形成された集積回路チップが搭載された回路基盤を、磁性體で挾んでいるので、特別な磁場印加手段を設(shè)けることなく、上記磁性體によって、上記集積回路チップ上の量子演算素子全體に靜磁場を安定して與え続けることができる。 したがって、この発明によれば、本集積回路裝置単體で、コンタクト超微細相互作用を利用して原子核スピンの操作を行うことが可能である。
【図１】 この発明の量子演算素子における斷面模式図である。
【図２】 図１とは異なる量子演算素子の斷面模式図である。
【図３】 図２における電子雲(yún)の狀態(tài)変化を示す図である。
【図４】 図２とは異なる金屬電極膜とシリコン単結(jié)晶微粒子列との位置関係を示す図である。
【図５】 図２および図４とは異なる金屬電極膜とシリコン単結(jié)晶微粒子列との位置関係を示す図である。
【図６】 図２,図４および図５とは異なる金屬電極膜とシリコン単結(jié)晶微粒子列との位置関係を示す図である。
【図７】 図１?図６に示す量子演算素子が形成された集積回路チップを磁性體チップで挾んで接著した回路チップを示す図である。
【図８】 従來の電子‐核二重共鳴現(xiàn)象を利用した固體素子の構(gòu)造を示す図である。
【図９】 図８におけるＡゲートに電位を與え、さらに一方のＪゲートに電位を與えた場合の電子雲(yún)の狀態(tài)を示す図である。
２１,４１,６１…シリコン基板、 ２２,２３,４２,４３,６２,６３…酸化シリコン膜、 ２４?２７…シリコン単結(jié)晶微粒子、 ２８?３１…金屬電極、 ３２?３５,４６?５０,６６…ドナー原子(リン原子)、 ４４,６４,７２,７６,７７…シリコン単結(jié)晶微粒子列、 ４５,６５,７１,７５…金屬電極膜、 ５１,５２…電子雲(yún)、 ８１…集積回路チップ、 ８２,８３…磁性體チップ。
| 標題 | 發(fā)布/更新時間 | 閱讀量 |
|---|---|---|
| 基于秘密共享和抗量子計算的門禁身份識別方法及系統(tǒng) | 2020-05-08 | 431 |
| 基于身份秘密共享和聯(lián)盟鏈的抗量子計算車聯(lián)網(wǎng)方法及系統(tǒng) | 2020-05-15 | 856 |
| 一種量子程序的處理方法、裝置、存儲介質(zhì)和電子裝置 | 2020-05-15 | 762 |
| 一種基于編碼的廣義簽密方法 | 2020-05-13 | 871 |
| 基于聯(lián)盟鏈的抗量子計算私鑰備份、掛失及恢復方法及系統(tǒng) | 2020-05-14 | 372 |
| 一種量子芯片結(jié)構(gòu)及制備方法 | 2020-05-17 | 862 |
| 基于聯(lián)盟鏈和隱式證書的抗量子計算云存儲方法及系統(tǒng) | 2020-05-13 | 189 |
| 一種多尺度量子電磁耦合的含時計算方法 | 2020-05-18 | 395 |
| 量子線路的圖形化顯示方法、系統(tǒng)、存儲介質(zhì)和電子裝置 | 2020-05-08 | 302 |
| 一種微帶濾波器 | 2020-05-16 | 495 |
高效檢索全球?qū)＠?/div>專利匯是專利免費檢索,專利查詢,專利分析-國家發(fā)明專利查詢檢索分析平臺，是提供專利分析，專利查詢，專利檢索等數(shù)據(jù)服務功能的知識產(chǎn)權(quán)數(shù)據(jù)服務商。
我們的產(chǎn)品包含105個國家的1.26億組數(shù)據(jù)，免費查、免費專利分析。
分析報告專利匯分析報告產(chǎn)品可以對行業(yè)情報數(shù)據(jù)進行梳理分析，涉及維度包括行業(yè)專利基本狀況分析、地域分析、技術(shù)分析、發(fā)明人分析、申請人分析、專利權(quán)人分析、失效分析、核心專利分析、法律分析、研發(fā)重點分析、企業(yè)專利處境分析、技術(shù)處境分析、專利壽命分析、企業(yè)定位分析、引證分析等超過60個分析角度，系統(tǒng)通過AI智能系統(tǒng)對圖表進行解讀，只需1分鐘，一鍵生成行業(yè)專利分析報告。
量子計算熱門專利
