技術(shù)領(lǐng)域
[0001] 本實(shí)用新型涉及
半導(dǎo)體制造領(lǐng)域，特別是涉及一種探測(cè)芯片分層的測(cè)試結(jié)構(gòu)。
背景技術(shù)
[0002]
晶圓在做好之后，都要經(jīng)過切割將晶圓切成一個(gè)個(gè)小的芯片，這是集成
電路生產(chǎn)過程中至關(guān)重要的環(huán)節(jié)。但是，芯片在后期切割過程中極易出現(xiàn)分層和裂紋現(xiàn)象，切割引起的分層通常產(chǎn)生在芯片邊緣處，然后向中間芯片延伸，嚴(yán)重威脅到芯片上功能器件的完整性和成品率。
[0003]
半導(dǎo)體芯片的保護(hù)環(huán)，主要用來保護(hù)芯片切割時(shí)不受損壞。如圖1所示為
現(xiàn)有技術(shù)中具有保護(hù)環(huán)的半導(dǎo)體芯片結(jié)構(gòu)示意圖。在芯片1的外圍具有劃片槽2，在劃片槽2和芯片1之間形成由環(huán)繞整個(gè)芯片1的保護(hù)環(huán)，所述保護(hù)環(huán)包括第一保護(hù)環(huán)3(Seal ring)和第二保護(hù)環(huán)4(Crack stop structure，CAS)，并且所述第二保護(hù)環(huán)4位于第一保護(hù)環(huán)3的外圍。
[0004] 盡管有兩層保護(hù)環(huán)對(duì)芯片進(jìn)行保護(hù)，但是在封裝過程中還是會(huì)有裂紋穿過保護(hù)環(huán)進(jìn)入芯片1，導(dǎo)致芯片1發(fā)生分層(Delamination)，一旦發(fā)生分層，最后的測(cè)試將失效。技術(shù)人員發(fā)現(xiàn)測(cè)試失效，需要通過各種失效分析手段來確認(rèn)失效是否與分層有關(guān)，這將使得診斷周期延長(zhǎng)，而且浪費(fèi)人
力物力。
[0005] 因此，提供一種探測(cè)芯片分層的測(cè)試結(jié)構(gòu)實(shí)屬必要。實(shí)用新型內(nèi)容
[0006] 鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本實(shí)用新型的目的在于提供一種探測(cè)芯片分層的測(cè)試結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中無法確定芯片是否發(fā)生分層的問題。
[0007] 為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本實(shí)用新型提供一種探測(cè)芯片分層的測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)設(shè)置于第一保護(hù)環(huán)和第二保護(hù)環(huán)之間，所述測(cè)試結(jié)構(gòu)包括多組堆疊的金屬層，所述堆疊的金屬層之間通過頂層金屬層和底層金屬層進(jìn)行順次連接形成環(huán)繞在芯片周圍的鏈條結(jié)構(gòu)。
[0008] 作為本實(shí)用新型探測(cè)芯片分層的測(cè)試結(jié)構(gòu)的一種優(yōu)化的方案，所述鏈條結(jié)構(gòu)呈三
角波
波形。
[0009] 作為本實(shí)用新型探測(cè)芯片分層的測(cè)試結(jié)構(gòu)的一種優(yōu)化的方案，所述芯片發(fā)生分層，則所述鏈條結(jié)構(gòu)開路。
[0010] 作為本實(shí)用新型探測(cè)芯片分層的測(cè)試結(jié)構(gòu)的一種優(yōu)化的方案，所述第一保護(hù)環(huán)和第二保護(hù)環(huán)依次環(huán)繞在所述芯片周圍。
[0011] 作為本實(shí)用新型探測(cè)芯片分層的測(cè)試結(jié)構(gòu)的一種優(yōu)化的方案，所述第一保護(hù)環(huán)的底部形成有有源區(qū)，所述有源區(qū)至少包括P阱和形成于所述P阱兩側(cè)的N阱。
[0012] 作為本實(shí)用新型探測(cè)芯片分層的測(cè)試結(jié)構(gòu)的一種優(yōu)化的方案，所述鏈條結(jié)構(gòu)的兩端通過
接觸孔分別與所述P阱兩側(cè)的N阱電連，再由所述N阱通過虛擬導(dǎo)電結(jié)構(gòu)與外界相連。
[0013] 作為本實(shí)用新型探測(cè)芯片分層的測(cè)試結(jié)構(gòu)的一種優(yōu)化的方案，每組堆疊的金屬層中通過通孔連接每層金屬層。
[0014] 作為本實(shí)用新型探測(cè)芯片分層的測(cè)試結(jié)構(gòu)的一種優(yōu)化的方案，所述通孔中填充有導(dǎo)電金屬。
[0015] 如上所述，本實(shí)用新型的探測(cè)芯片分層的測(cè)試結(jié)構(gòu)，設(shè)置于第一保護(hù)環(huán)和第二保護(hù)環(huán)之間，所述測(cè)試結(jié)構(gòu)包括多組堆疊的金屬層，所述堆疊的金屬層之間通過頂層金屬層和底層金屬層進(jìn)行順次連接形成環(huán)繞在芯片周圍的鏈條結(jié)構(gòu)。本實(shí)用新型的測(cè)試結(jié)構(gòu)具有以下有益效果：如果芯片發(fā)生分層，并且分層是穿過保護(hù)環(huán)進(jìn)入芯片的，則會(huì)引起測(cè)試結(jié)構(gòu)開路，通過開路
短路測(cè)試，可以在第一時(shí)間探測(cè)到芯片分層的發(fā)生。
附圖說明
[0016] 圖1顯示為現(xiàn)有技術(shù)中具有保護(hù)環(huán)的半導(dǎo)體芯片結(jié)構(gòu)示意圖。
[0017] 圖2顯示為本實(shí)用新型具測(cè)試結(jié)構(gòu)的半導(dǎo)體芯片結(jié)構(gòu)示意圖。
[0018] 圖3顯示為本實(shí)用新型的探測(cè)芯片封層的測(cè)試結(jié)構(gòu)的剖視圖。
[0019] 圖4顯示為本實(shí)用新型的測(cè)試結(jié)構(gòu)與外界電連的示意圖。
[0020] 元件標(biāo)號(hào)說明
[0021] 1 芯片
[0022] 2 切割道
[0023] 3 第一環(huán)保護(hù)
[0024] 31 P阱
[0025] 32 N阱
[0026] 33 虛擬導(dǎo)電結(jié)構(gòu)
[0027] 4 第二保護(hù)環(huán)
[0028] 5 測(cè)試結(jié)構(gòu)
[0029] 51 堆疊的金屬層
[0030] 511 頂層金屬層
[0031] 512 底層金屬層
[0032] 52 通孔
[0033] 6 接觸孔
具體實(shí)施方式
[0034] 以下由特定的具體
實(shí)施例說明本實(shí)用新型的實(shí)施方式，熟悉此技術(shù)的人士可由本
說明書所揭露的內(nèi)容輕易地了解本實(shí)用新型的其他優(yōu)點(diǎn)及功效。
[0035] 請(qǐng)參閱附圖。須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供熟悉此技術(shù)的人士了解與閱讀，并非用以限定本實(shí)用新型可實(shí)施的限定條件，故不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本實(shí)用新型所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本實(shí)用新型所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說明書中所引用的如“上”、“下”、“左”、“右”、“中間”及“一”等的用語(yǔ)，亦僅為便于敘述的明了，而非用以限定本實(shí)用新型可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)亦視為本實(shí)用新型可實(shí)施的范疇。
[0036] 如圖2～3所示，本實(shí)用新型提供一種探測(cè)芯片分層的測(cè)試結(jié)構(gòu)5，所述測(cè)試結(jié)構(gòu)5設(shè)置于第一保護(hù)環(huán)3和第二保護(hù)環(huán)4之間。所述測(cè)試結(jié)構(gòu)5包括多組堆疊的金屬層51，所述堆疊的金屬層51之間通過頂層金屬層511和底層金屬層512進(jìn)行順次連接形成環(huán)繞在芯片1周圍的鏈條結(jié)構(gòu)。
[0037] 如圖2所示，所述第一保護(hù)環(huán)3(Seal ring)和第二保護(hù)環(huán)4(Crack stopstructure，CAS)依次環(huán)繞在所述芯片1周圍。本實(shí)用新型的測(cè)試結(jié)構(gòu)5則制作在所述第一保護(hù)環(huán)3和第二保護(hù)環(huán)4之間，即，在芯片1的周圍依次設(shè)置第一保護(hù)環(huán)3、測(cè)試結(jié)構(gòu)5和第二保護(hù)環(huán)4。
[0038] 如圖3所示，所述堆疊的金屬層51包括金屬層M1、M2、M3……Mx和Mx+1等等。堆疊的金屬層51中最底層的金屬層M1為底層金屬層512，最頂層的金屬層Mx+1定義為頂層金屬層511。每組堆疊的金屬層51中通過通孔52連接金屬層M1、M2、M3……Mx和Mx+1，其中，每一個(gè)通孔52中填充有導(dǎo)電金屬，通過導(dǎo)電的通孔52將每層金屬層連接形成鏈條結(jié)構(gòu)。若芯片1不發(fā)生分層，則測(cè)試結(jié)構(gòu)不開路，接上電源會(huì)有
電流通過。
[0039] 進(jìn)一步地，本實(shí)施例中，所述測(cè)試結(jié)構(gòu)5為如圖3所示的三角波形狀的鏈條結(jié)構(gòu)，即，每一組堆疊的金屬層51為具有一定傾斜角度的堆疊結(jié)構(gòu)。當(dāng)然，在其他實(shí)施例中，所述測(cè)試結(jié)構(gòu)5也可以呈矩形波形狀，即每一組堆疊的金屬層為垂直堆疊的結(jié)構(gòu)，再通過頂層金屬層和底層金屬層進(jìn)行順次連接形成完整的鏈條結(jié)構(gòu)。因此，鏈條的具體結(jié)構(gòu)本實(shí)用新型不做限制。
[0040] 需要說明的是，內(nèi)層的第一保護(hù)環(huán)3的底部形成有有源區(qū)，如圖4所示，所述有源區(qū)至少包括P阱31和形成于所述P阱31兩側(cè)的N阱32。所述N阱32用于連接所述測(cè)試結(jié)構(gòu)5的兩端，所述P阱31則用來隔離兩側(cè)的N阱32，防止測(cè)試結(jié)構(gòu)5短路。附圖4中僅展示了測(cè)試結(jié)構(gòu)5的兩端，中間環(huán)繞芯片1的部分未展示。
[0041] 更進(jìn)一步地，如圖4所示，所述鏈條結(jié)構(gòu)的兩端通過接觸孔6分別與所述P阱31兩側(cè)的N阱32電連，再由所述N阱32通過虛擬導(dǎo)電結(jié)構(gòu)33與外界相連。所述虛擬導(dǎo)電結(jié)構(gòu)33位于所述第一保護(hù)環(huán)3的虛擬區(qū)域(Dummy area)，由堆疊的金屬導(dǎo)電層構(gòu)成。
[0042] 如果所述芯片1發(fā)生分層，并且所述芯片是由于外界
應(yīng)力穿過第一保護(hù)環(huán)3和第二保護(hù)環(huán)4導(dǎo)致芯片1發(fā)生分層，此時(shí)，外界應(yīng)力也同時(shí)會(huì)施加在測(cè)試結(jié)構(gòu)5上，導(dǎo)致測(cè)試結(jié)構(gòu)5開路，這樣，外界測(cè)試不到電流，從而在第一時(shí)間探測(cè)到芯片1分層。
[0043] 綜上所述，本實(shí)用新型的探測(cè)芯片分層的測(cè)試結(jié)構(gòu)，設(shè)置于第一保護(hù)環(huán)和第二保護(hù)環(huán)之間，所述測(cè)試結(jié)構(gòu)包括多組堆疊的金屬層，所述堆疊的金屬層之間通過頂層金屬層和底層金屬層進(jìn)行順次連接形成環(huán)繞在芯片周圍的鏈條結(jié)構(gòu)。如果芯片發(fā)生分層，并且分層是穿過保護(hù)環(huán)進(jìn)入芯片的，則會(huì)引起測(cè)試結(jié)構(gòu)開路，通過開路短路測(cè)試，可以在第一時(shí)間探測(cè)到芯片分層的發(fā)生。另外，本實(shí)用新型的測(cè)試結(jié)構(gòu)不會(huì)改變整顆芯片的尺寸，保持晶圓上芯片總數(shù)量不變。該測(cè)試結(jié)構(gòu)也不會(huì)影響第一保護(hù)環(huán)的結(jié)構(gòu)，可以保持第一保護(hù)環(huán)和第二保護(hù)環(huán)的完整性。
[0044] 所以，本實(shí)用新型有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0045] 上述實(shí)施例僅例示性說明本實(shí)用新型的原理及其功效，而非用于限制本實(shí)用新型。任何熟悉此技術(shù)的人士皆可在不違背本實(shí)用新型的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本實(shí)用新型所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本實(shí)用新型的
權(quán)利要求所涵蓋。
