技術(shù)領(lǐng)域
[0001] 本
發(fā)明涉及顯示技術(shù)領(lǐng)域,特別是一種CMOS
薄膜晶體管及其制備方法、顯示面板。
背景技術(shù)
[0002] 相比較于傳統(tǒng)的
硅基薄膜晶體管(TFT)器件,新興的金屬
氧化物TFT具有遷移率高,工藝簡(jiǎn)單,透明性好,低亞
閾值擺幅及高
開(kāi)關(guān)比等優(yōu)點(diǎn),應(yīng)用前景非常明朗,特別是用于新型顯示驅(qū)動(dòng)領(lǐng)域。迄今為止,多數(shù)
透明導(dǎo)電氧化物和透明氧化物
半導(dǎo)體均為
電子傳導(dǎo)(n-type),而性能可與n-type氧化物相匹配的空穴傳導(dǎo)(p-type)氧化物卻極其稀少,以致于氧化物只能用于功能單一的驅(qū)動(dòng)
電路或者光電器件的
接觸電極,比如作為
像素驅(qū)動(dòng)開(kāi)關(guān)和太
陽(yáng)能
電池的接觸電極)。為了拓寬氧化物半導(dǎo)體的應(yīng)用領(lǐng)域,實(shí)現(xiàn)類似于目前集成電路中的高速、低功耗的硅基互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)電子單元的氧化物CMOS邏輯單元,高
性能p-type半導(dǎo)體材料是必不可少的。
[0003]
現(xiàn)有技術(shù)中,基于氧化物的CMOS邏輯器件多數(shù)采用p-type的有機(jī)TFT和n-type氧化物TFT雜化式結(jié)構(gòu),但多種半導(dǎo)體
溝道層在實(shí)際應(yīng)用時(shí)會(huì)增加電路設(shè)計(jì)和制備的復(fù)雜性。
雖然多數(shù)
有機(jī)半導(dǎo)體呈現(xiàn)p-type傳導(dǎo),但有機(jī)TFT的空穴遷移率較低(<2cm2V-1s-1),器件壽命、器件和器件之間的均勻性以及器件在氧氣氛和潮濕環(huán)境下的
穩(wěn)定性均比較差,且有機(jī)
材料的可加工性能也較差。
[0004] 近年來(lái),
碳納米管薄膜晶體管引起人們?cè)絹?lái)越多的關(guān)注。其原因在于相比現(xiàn)有的薄膜晶體管技術(shù),CNT-TFT(
碳納米管薄膜晶體管)在器件性能和制備工藝方面具有明顯的
優(yōu)勢(shì)。盡管CNT-TFT技術(shù)尚處于實(shí)驗(yàn)室研究階段,但其遷移率、開(kāi)態(tài)
電流具有明顯優(yōu)勢(shì),且工藝
溫度以及工藝復(fù)雜度都較低,更重要的是CNT-TFT的溝道層可以采用碳納米管溶液制備,原則上可以利用印刷工藝實(shí)現(xiàn)大規(guī)模低成本制造。
發(fā)明內(nèi)容
[0005] 本發(fā)明的目的是,提供一種CMOS薄膜晶體管及其制備方法、顯示面板,采用高遷移薄膜晶體管器件,通過(guò)使用碳納米管有源層和金屬氧化物有源層來(lái)構(gòu)建p型區(qū)以及n型區(qū)的CMOS薄膜晶體管,可降低功耗、提高增益、改善穩(wěn)定性、減小器件反應(yīng)時(shí)間。
[0006] 為達(dá)到上述目的,本發(fā)明提供一種CMOS薄膜晶體管,包括:柔性
基板,具有n型區(qū)以及p型區(qū);柵極,設(shè)于所述柔性基板中且顯露于所述柔性基板的一側(cè);絕緣層,設(shè)于所述柔性基板以及所述柵極上;有源層,設(shè)于所述絕緣層上且對(duì)應(yīng)所述柵極;源漏極金屬層,設(shè)于所述有源層以及所述絕緣層上;
鈍化層,設(shè)于所述絕緣層、所述有源層以及所述源漏極金屬層上;第一金屬層,設(shè)于所述
鈍化層上,一端連接位于所述n型區(qū)的所述源漏極金屬層,另一端連接位于所述p型區(qū)的源漏極金屬層;其中,在所述n型區(qū),所述有源層的為金屬氧化物有源層,在所述p型區(qū),所述有源層的為碳納米管有源層。
[0007] 進(jìn)一步地,所述金屬氧化物為銦鎵
錫氧化物。
[0008] 進(jìn)一步地,在所述n型區(qū),所述有源層的遷移率為30cm2/Vs。
[0009] 進(jìn)一步地,在所述p型區(qū),所述有源層的遷移率為30cm2/Vs。
[0010] 進(jìn)一步地,所述鈍化層具有一凹槽,所述凹槽設(shè)于所述n型區(qū)以及所述p型區(qū)之間,所述第一金屬層還設(shè)于所述凹槽中。
[0011] 進(jìn)一步地,所述鈍化層還包括一對(duì)應(yīng)所述n型區(qū)的第一過(guò)孔,所述第一過(guò)孔延伸至所述源漏極金屬層表面,所述第一金屬層通過(guò)所述第一過(guò)孔連接所述n型區(qū)的所述源漏極
金屬層。
[0012] 進(jìn)一步地,所述鈍化層還包括一對(duì)應(yīng)所述p型區(qū)的第二過(guò)孔,所述第二過(guò)孔延伸至所述源漏極金屬層表面,所述第一金屬層通過(guò)所述第二過(guò)孔連接所述p型區(qū)的所述源漏極
金屬層。
[0013] 本發(fā)明還提供一種CMOS薄膜晶體管的制備方法,包括:提供一柔性基板,所述柔性基板具有n型區(qū)以及p型區(qū);在所述n型區(qū)以及所述p型區(qū)分別沉積一柵極于所述柔性基板中且顯露于所述柔性基板的一側(cè);沉積一絕緣層于所述柔性基板以及所述柵極上;在所述n型區(qū),沉積并
圖案化一金屬氧化物有源層;在所述p型區(qū),沉積并圖案化一碳納米管有源層;在所述n型區(qū)以及所述p型區(qū)分別沉積并圖案化一源漏極金屬層于所述有源層以及所述絕緣
層上;沉積一鈍化層于所述絕緣層、所述有源層以及所述源漏極金屬層上;沉積一第一金屬層于所述鈍化層上,所述第一金屬層一端連接位于所述n型區(qū)的所述有源層,另一端連接位于所述p型區(qū)的源漏極金屬層。
[0014] 進(jìn)一步地,在所述n型區(qū)以及所述p型區(qū)分別沉積并圖案化一柵極于所述柔性基板中且顯露于柔性基板的一側(cè)的步驟中,具體包括:在所述n型區(qū)以及所述p型區(qū)分別納米壓
印一凹槽;在所述n型區(qū)以及所述p型區(qū)的所述凹槽中涂覆納米
銀膠,并高溫形成一柵極。
[0015] 進(jìn)一步地,在所述p型區(qū)沉積并圖案化一碳納米管有源層的步驟中,具體包括:將一金屬原料沉浸到碳納米管溶液中,取出、烘干,重復(fù)三次后,涂布
光刻膠、曝光顯影、氧
等離子體刻蝕、洗脫光刻膠后得到碳納米管原料;將得到的所述碳納米管原料沉積在所述絕
緣層上,圖案化形成所述碳納米管有源層。
[0016] 本發(fā)明還提供一種顯示面板,包括前文所述的CMOS薄膜晶體管。
[0017] 本發(fā)明的有益效果是:本發(fā)明提供一種CMOS薄膜晶體管及其制備方法、顯示面板,采用高遷移薄膜晶體管器件,通過(guò)使用碳納米管有源層和金屬氧化物有源層來(lái)構(gòu)建p型區(qū)以及n型區(qū)的CMOS薄膜晶體管,可降低功耗、提高增益、改善穩(wěn)定性、減小器件反應(yīng)時(shí)間。并且通過(guò)將柵極鑲進(jìn)柔性基板中,可減小CMOS薄膜晶體管的高度,防止后續(xù)制程中出現(xiàn)爬坡
斷線問(wèn)題;p型區(qū)碳納米管TFT和n型區(qū)金屬氧化物TFT是在同一基板上形成的,因此n型區(qū)的薄膜晶體管以及p型區(qū)的薄膜晶體管由獨(dú)立的柵極進(jìn)行驅(qū)動(dòng),可改善CMOS
反相器的性能。
附圖說(shuō)明
[0018] 下面結(jié)合附圖和
實(shí)施例對(duì)本發(fā)明作進(jìn)一步的描述。
[0019] 圖1為本發(fā)明提供的CMOS薄膜晶體管的結(jié)構(gòu)示意圖。
[0020] 圖2為本發(fā)明提供的CMOS反相器的電路圖。
[0021] 圖3為本發(fā)明提供的壓印柔性基板的結(jié)構(gòu)示意圖。
[0022] CMOS薄膜晶體管100;n型區(qū)110;p型區(qū)120;
[0023] 柔性基板101;柵極102;絕緣層103;
[0024] 金屬氧化物有源層1041;碳納米管有源層1042;源漏極金屬層105;
[0025] 鈍化層106;第一金屬層107;凹槽1061;
[0026] 第一過(guò)孔1062;第二過(guò)孔1063;開(kāi)槽1063。
具體實(shí)施方式
[0027] 為了更好地理解本發(fā)明的內(nèi)容,下面通過(guò)具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明,但本發(fā)明的實(shí)施和保護(hù)范圍不限于此。
[0028] 以下實(shí)施例的說(shuō)明是參考附加的圖式,用以例示本發(fā)明可用以實(shí)施的特定實(shí)施例。本發(fā)明所提到的方向用語(yǔ),例如「上」、「下」、「前」、「后」、「左」、「右」、「頂」、「底」等,僅是參考附加圖式的方向。因此,使用的方向用語(yǔ)是用以說(shuō)明及理解本發(fā)明,而非用以限制本發(fā)明。
[0029] 如圖1所示,一種CMOS薄膜晶體管100,包括:柔性基板101、柵極102、絕緣層103、有源層1041、1042、源漏極金屬層105、鈍化層106以及第一金屬層107。
[0030] 所述柔性基板101具有n型區(qū)110以及p型區(qū)120。
[0031] 所述柵極102設(shè)于所述柔性基板101中且顯露于柔性基板101的一側(cè);本發(fā)明將柵極102鑲進(jìn)基板中,可減小TFT的高度,提高后續(xù)制程中爬坡斷線的良率。
[0032] 所述絕緣層103設(shè)于所述柔性基板101以及所述柵極102上。
[0033] 所述有源層設(shè)于所述絕緣層103上且對(duì)應(yīng)所述柵極102;在所述n型區(qū)110,所述有源層為金屬氧化物有源層1041,并且其遷移率為30cm2/Vs。所述金屬氧化物為銦鎵錫氧化
物。
[0034] 在所述p型區(qū)120,所述有源層為碳納米管有源層1042,且其遷移率為30cm2/Vs。
[0035] 所述源漏極金屬層105設(shè)于所述有源層以及所述絕緣層103上。所述源漏極金屬層105包括源極走線以及漏級(jí)走線。
[0036] 所述鈍化層106設(shè)于所述絕緣層103、所述有源層以及所述源漏極金屬層105上。
[0037] 所述第一金屬層107設(shè)于所述鈍化層106上,一端連接所述n型區(qū)110的所述有源層,另一端連接所述p型區(qū)120的源漏極金屬層105。
[0038] 所述鈍化層106具有一凹槽1061,所述凹槽1061設(shè)于所述n型區(qū)110以及所述p型區(qū)120之間,所述第一金屬層107還設(shè)于所述凹槽1061中。
[0039] 在所述n型區(qū)110,所述鈍化層106還包括一第一過(guò)孔1062,所述第一過(guò)孔1062延伸至所述源漏極金屬層105表面,所述第一金屬層107通過(guò)所述第一過(guò)孔1062連接所述源漏極
金屬層105的源極走線。
[0040] 在所述p型區(qū)120,所述鈍化層106還包括一對(duì)應(yīng)的第二過(guò)孔1063,所述第二過(guò)孔1063延伸至所述源漏極金屬層105表面,所述第一金屬層107通過(guò)所述第二過(guò)孔1063連接所
述源漏極金屬層105的漏級(jí)走線。
[0041] 進(jìn)而,所述第一金屬層107將n型區(qū)110的薄膜晶體管與p型區(qū)120的薄膜晶體管串聯(lián)連接,形成如圖2所示的CMOS反相器電路。
[0042] p型區(qū)120碳納米管薄膜晶體管和n型區(qū)110金屬氧化物薄膜晶體管是在同一基板上形成的,因此n型區(qū)110的薄膜晶體管以及p型區(qū)120的薄膜晶體管由獨(dú)立的柵極102進(jìn)行
驅(qū)動(dòng),可改善CMOS反相器的性能。
[0043] 所述p型區(qū)120的薄膜晶體管作為負(fù)載管,n型區(qū)110的薄膜晶體管作為輸入管。V1為輸入
電壓,V2為
輸出電壓。
[0044] 若V1為低電平,則負(fù)載管導(dǎo)通,輸入管截止,輸出電壓接近VDD電壓源。若V1為高電平(如與VDD
信號(hào)相同),則輸入管導(dǎo)通,負(fù)載管截止,輸出電壓為0。
[0045] 本發(fā)明n型區(qū)110的薄膜晶體管采用高遷移率的IGTO氧化物有源層,p型區(qū)120的薄膜晶體管采用高遷移率的碳納米管有源層1042,進(jìn)而所述CMOS薄膜晶體管100具有低功耗、高增益、穩(wěn)定性好以及器件反應(yīng)時(shí)間短等性能。
[0046] 本發(fā)明還提供一種CMOS薄膜晶體管的制備方法,包括如下步驟。
[0047] S1)提供一柔性基板101,所述柔性基板101具有n型區(qū)110以及p型區(qū)120。
[0048] S2)在所述n型區(qū)110以及所述p型區(qū)120分別沉積一柵極102于所述柔性基板101中且顯露于柔性基板101的一側(cè)。具體包括如下步驟。
[0049] S21)如圖3所示,在所述n型區(qū)110以及所述p型區(qū)120分別納米壓印一開(kāi)槽1063。采用納米銀壓印技術(shù),可提高穿透率,降低成膜和刻蝕成本。
[0050] S22)在所述n型區(qū)110以及所述p型區(qū)120的所述開(kāi)槽1063中涂覆納米銀膠,并高溫形成一柵極102。
[0051] S3)沉積一絕緣層103于所述柔性基板101以及所述柵極102上。
[0052] S4)在所述n型區(qū)110,沉積并圖案化一金屬氧化物有源層1041。
[0053] S5)在所述p型區(qū)120,沉積并圖案化一碳納米管有源層1042。其具體步驟包括如下。
[0054] S51)將一金屬原料沉浸到碳納米管溶液中,取出、烘干,重復(fù)三次后,涂布光刻膠、曝光顯影、氧等離子體刻蝕、洗脫光刻膠后得到碳納米管原料。
[0055] 通過(guò)調(diào)控碳納米管溶液的濃度,可實(shí)現(xiàn)碳納米管有源層1042從1到100cm2V-1s-1的不同遷移率。
[0056] S52)將得到的所述碳納米管原料沉積在所述絕緣層103上,圖案化形成所述碳納米管有源層1042。
[0057] S6)在所述n型區(qū)110以及p型區(qū)120分別沉積并圖案化一源漏極金屬層105于所述有源層以及所述絕緣層103上;
[0058] S7)沉積一鈍化層106于所述絕緣層103、所述有源層以及所述源漏極金屬層105上;
[0059] S8)沉積一第一金屬層107于所述鈍化層106上,所述第一金屬層107一端連接所述n型區(qū)110的所述有源層,另一端連接所述p型區(qū)120的源漏極金屬層105。
[0060] 在所述n型區(qū)110,所述鈍化層106還包括一第一過(guò)孔1062,所述第一過(guò)孔1062延伸至所述源漏極金屬層105表面,所述第一金屬層107通過(guò)所述第一過(guò)孔1062連接所述源漏極
金屬層105的源極走線。在所述p型區(qū)120,所述鈍化層106還包括一對(duì)應(yīng)的第二過(guò)孔1063,所述第二過(guò)孔1063延伸至所述源漏極金屬層105表面,所述第一金屬層107通過(guò)所述第二過(guò)孔
1063連接所述源漏極金屬層105的漏級(jí)走線。
[0061] 本發(fā)明提供一種CMOS薄膜晶體管100及其制備方法,采用高遷移薄膜晶體管器件,通過(guò)使用碳納米管有源層1042和金屬氧化物有源層1041來(lái)構(gòu)建p型區(qū)120以及n型區(qū)110的
CMOS薄膜晶體管100,可降低功耗、提高增益、改善穩(wěn)定性、減小器件反應(yīng)時(shí)間。并且通過(guò)將柵極102鑲進(jìn)柔性基板101中,可減小CMOS薄膜晶體管100的高度,防止后續(xù)制程中出現(xiàn)爬坡斷線問(wèn)題;p型區(qū)120碳納米管TFT和n型區(qū)110金屬氧化物TFT是在同一基板上形成的,因此n型區(qū)110的薄膜晶體管以及p型區(qū)120的薄膜晶體管由獨(dú)立的柵極102進(jìn)行驅(qū)動(dòng),可改善CMOS
反相器的性能。
[0062] 本發(fā)明還提供一種顯示面板,包括所述CMOS薄膜晶體管100,所述CMOS薄膜晶體管100采用高遷移薄膜晶體管器件,通過(guò)使用碳納米管有源層和金屬氧化物有源層來(lái)構(gòu)建p型
區(qū)以及n型區(qū)的CMOS薄膜晶體管,可降低功耗、提高增益、改善穩(wěn)定性、減小器件反應(yīng)時(shí)間。
并且通過(guò)將柵極鑲進(jìn)柔性基板中,可減小CMOS薄膜晶體管的高度,防止后續(xù)制程中出現(xiàn)爬
坡斷線問(wèn)題;p型區(qū)碳納米管TFT和n型區(qū)金屬氧化物TFT是在同一基板上形成的,因此n型區(qū)的薄膜晶體管以及p型區(qū)的薄膜晶體管由獨(dú)立的柵極進(jìn)行驅(qū)動(dòng),可改善CMOS反相器的性能。
[0063] 應(yīng)當(dāng)指出,對(duì)于經(jīng)充分說(shuō)明的本發(fā)明來(lái)說(shuō),還可具有多種變換及改型的實(shí)施方案,并不局限于上述實(shí)施方式的具體實(shí)施例。上述實(shí)施例僅僅作為本發(fā)明的說(shuō)明,而不是對(duì)本發(fā)明的限制??傊景l(fā)明的保護(hù)范圍應(yīng)包括那些對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)
的變換或替代以及改型。